宇佐美　公良 　著

著者紹介

内容

目次

1.　集積回路とは 1.1　なにが集積されているのだろうか 1.2　スイッチ素子を使ってどんなことができるのか 1.3　集積回路の発展の道筋とムーアの法則 章末問題 引用・参考文献 2.　スイッチ素子の正体とオンオフするしくみ 2.1　MOSトランジスタの基本構造 2.2　pn接合の基礎知識 2.3　MOSトランジスタがオンオフするしくみ 章末問題 3.　CMOS組合せ回路 3.1　CMOS論理ゲート回路 3.2　CMOS複合ゲート回路 3.3　レイアウトパターン 　3.3.1　CMOSインバータのレイアウトパターン 　3.3.2　レイアウトパターンにおけるトランジスタのLとW 　3.3.3　NAND回路のレイアウトパターン 章末問題 引用・参考文献 4.　集積回路の製造方法 4.1　製造の流れ 4.2　フォトリソグラフィ 4.3　マスク 4.4　前工程 4.5　後工程 4.6　歩留り 章末問題 引用・参考文献 5.　集積回路の動作速度はどんなしくみで決まるのか 5.1　動作速度に影響を与える充電動作と放電動作 5.2　MOSトランジスタを流れる電流 5.3　集積回路における寄生容量 章末問題 引用・参考文献 6.　CMOS回路の遅延時間 6.1　CMOSインバータの遅延時間 6.2　RC遅延モデル 6.3　RC遅延モデルの応用 章末問題 引用・参考文献 7.　スイッチとしての弱点と伝送ゲートのしくみ 7.1　スイッチとしてのMOSトランジスタの弱点 7.2　伝送ゲート 章末問題 8.　CMOS記憶回路と動作のしくみ 8.1　ラッチ回路 8.2　フリップフロップ回路 8.3　SRAM回路 　8.3.1　SRAMのメモリセルの構造 　8.3.2　SRAMの読出し動作と書込み動作 章末問題 9.　集積回路のタイミング設計 9.1　組合せ回路の遅延時間 9.2　フリップフロップ回路の遅延時間とタイミング 9.3　同期回路とタイミング設計 　9.3.1　セットアップ時間の制約 　9.3.2　ホールド時間の制約 9.4　クロックスキューとクロックツリー生成（CTS） 章末問題 10.　集積回路の設計方式と設計フロー 10.1　設計フロー 10.2　RTL設計 10.3　セルライブラリ 10.4　論理合成 10.5　自動レイアウト 10.6　タイミング検証 10.7　レイアウト検証 章末問題 引用・参考文献 11.　低消費電力設計 11.1　集積回路の消費電力はなぜ注目を浴びるようになったのか 11.2　集積回路で電力消費が起こるしくみ 11.3　代表的な低消費電力設計技術 　11.3.1　クロックゲーティング 　11.3.2　パワーゲーティング 章末問題 引用・参考文献 12.　FPGAとそのしくみ 12.1　FPGAとは 12.2　FPGAの内部構造としくみ 12.3　FPGAの設計手順 章末問題 引用・参考文献 13.　Verilog HDLの基本文法 13.1　モジュール単位で記述する 13.2　識別子 13.3　予約語 13.4　論理値 13.5　数値の表現方法 13.6　データ型と信号の定義 13.7　演算子 13.8　書式とコメント 章末問題 14.　Verilog HDLでのRTL記述方法 14.1　組合せ回路のRTL記述方法 　14.1.1　基本的な記述方法とassign文 　14.1.2　条件によって代入値を変えたい場合の記述方法とfunction文 14.2　順序回路のRTL記述方法 　14.2.1　フリップフロップやレジスタの記述方法とalways文 　14.2.2　リセット付きレジスタの記述方法 　14.2.3　カウンタの記述方法 14.3　モジュールの階層化とインスタンス 14.4　シミュレーション用記述 章末問題 引用・参考文献 章末問題解答 索引