丸善のおすすめ度
SystemVerilogによるFPGA/ディジタル回路設計入門
小林 和淑,
寺澤 真一,
𠮷河 武文,
塩見 準,
門本 淳一郎
著
小林 和淑
監修
|
在庫状況
有り
|
お届け予定日
3～4日
|
|
|
価格
\3,300（税込）
|
|
|
|
発行年月 |
2023年11月 |
|---|
|
|
言語 |
日本語 |
|---|
媒体 |
冊子 |
|---|
|
|
ページ数／巻数 |
8p,183p |
|---|
大きさ |
24cm |
|---|
|
ジャンル |
和書／理工学／電気・電子工学／電気機器 |
|---|
|
|
ISBN |
9784274231018 |
|---|
|
商品コード |
1037285271 |
|---|
NDC分類 |
549.7 |
|---|
基本件名 |
集積回路 |
|---|
|
本の性格 |
実務向け |
|---|
|
新刊案内掲載月 |
2023年12月5週 |
|---|
|
| 商品URL | https://kw.maruzen.co.jp/ims/itemDetail.html?itmCd=1037285271 |
|---|
内容
SystemVerilogによる回路設計を実践的に解説
SystemVerilogによるFPGA/ASIC 設計方法を解説する入門書です。
SystemVerilogは、はデジタル回路設計のデファクトスタンダードであるVerilog HDLを拡張した言語で、検証に関する機能が強化されています。Verilog HDLは、ライバルであるVHDLに比べて比較的書きやすい言語といわれています。
本書は、若い技術者や学生向けに最近のSystemVerilogによるデジタル回路設計を解説するものです。FPGAへの実装やデジタル回路自体の基礎からSystemVerilogによるRISC V（リスク ファイブ）設計、Verilog HDLと比較しての注意点など、実践的な内容を解説しています。
